Design of a low-power 60 GHz transceiver front-end
and behavioral modeling and implementation of
its key building blocks in 65 nm CMOS
(Conception et modélisation d'une tête RF à faible consommation pour un émetteur-récepteur à 60 GHz en CMOS 65 nm)
Date : le 03 December 2010 à 10h30
Location: Salle de Conférences, LAAS-CNRS, 7 avenue du Colonel Roche, 31077 TOULOUSE Cedex 4
